Obsah:
- Krok 1: Čo je to UART?
- Krok 2: Špecifikácia
- Krok 3: Prístup k návrhu
- Krok 4: Výsledky simulácie
- Krok 5: Priložené súbory
Video: Návrh UART vo VHDL: 5 krokov
2024 Autor: John Day | [email protected]. Naposledy zmenené: 2024-01-30 11:58
UART je skratka pre univerzálny vysielač asynchrónneho prijímača. Je to najpopulárnejší a najjednoduchší sériový komunikačný protokol. V tomto návode sa naučíte, ako navrhnúť modul UART vo VHDL.
Krok 1: Čo je to UART?
Na komunikáciu s rôznymi perifériami procesory alebo regulátory spravidla používajú komunikáciu UART. Jedná sa o jednoduchú a rýchlu sériovú komunikáciu. Pretože UART je minimálnou požiadavkou takmer vo všetkých procesoroch, sú z dôvodu opätovného použitia a jednoduchej integrácie obvykle navrhnuté ako jadrá Soft IP vo VHDL alebo Verilog.
Krok 2: Špecifikácia
Špecifikácie navrhnutého UART sú uvedené nižšie:
* Štandardné signály UART.
* Konfigurovateľná prenosová rýchlosť od 600 do 115200.
* Vzorkovanie = 8x @prijímač
* Osvedčený dizajn FPGA - na doske Xilinx Artix 7.
* Testované na perifériách UART, Hyperterminál úspešne - všetky prenosové rýchlosti
Krok 3: Prístup k návrhu
-
Navrhneme 3 moduly, ktoré neskôr integrujeme, aby sme dokončili UART.
- Modul vysielača: Stará sa o sériové dátové prenosy
- Modul prijímača: Postará sa o príjem sériových dát
- Modul generátora prenosovej rýchlosti: stará sa o generovanie prenosových hodín.
- Modul generátora prenosovej rýchlosti je dynamicky konfigurovateľný. Generuje dva prenosové hodiny z hlavných hodín podľa požadovanej rýchlosti. Jeden pre vysielač, druhý pre prijímač.
- Prijímací modul používa vzorkovaciu frekvenciu 8x, aby sa minimalizovala pravdepodobnosť chyby pri príjme, tj. Prenosové hodiny prijímača sú 8x prenosové hodiny vysielača.
- Riadiace signály na ovládanie prenosu a príjmu, ako aj signál prerušenia.
- Štandardné sériové rozhranie UART bez paritného bitu, jeden stop a štart bit, 8 dátových bitov.
- Paralelné rozhranie na komunikáciu s hostiteľom, tj. Procesorom alebo radičom, ktorý dodáva a prijíma paralelné údaje do az UART.
Krok 4: Výsledky simulácie
Krok 5: Priložené súbory
* Modul vysielača UART -súbor vhd
* Modul prijímača UART - súbor vhd
* Modul generátora prenosovej rýchlosti - súbor vhd
* UART modul - hlavný vrchný modul integrujúci vyššie uvedené moduly - súbor vhd
* Kompletná dokumentácia UART IP Core - pdf
V prípade akýchkoľvek otázok ma neváhajte kontaktovať:
Mitu Raj
sledujte ma:
V prípade otázok kontaktujte: [email protected]
Odporúča:
Návrh jednoduchého štvorsmerového radiča asociatívnej vyrovnávacej pamäte vo VHDL: 4 kroky
Návrh jednoduchého štvorsmerového radiča asociatívnej vyrovnávacej pamäte vo VHDL: V mojom predchádzajúcom návode sme videli, ako navrhnúť jednoduchý radič vyrovnávacej pamäte s priamym mapovaním. Tentokrát sa posunieme o krok vpred. Navrhneme jednoduchý štvorsmerový radič asociatívnej vyrovnávacej pamäte. Výhoda? Menšia miera zmeškania, ale za cenu perfo
Návrh programovateľného regulátora prerušenia vo VHDL: 4 kroky
Dizajn programovateľného prerušovača vo VHDL: Som ohromený typom odpovedí, ktoré dostávam v tomto blogu. Ďakujem, chlapci, že ste navštívili môj blog a motivovali ma, aby som sa s vami podelil o svoje znalosti. Dnes predstavím návrh ďalšieho zaujímavého modulu, ktorý vidíme vo všetkých SOC - Interrupt C
Návrh jednoduchého radiča vyrovnávacej pamäte vo VHDL: 4 kroky
Návrh jednoduchého ovládača vyrovnávacej pamäte vo VHDL: píšem tento návod, pretože bolo pre mňa trochu ťažké získať nejaký referenčný kód VHDL, aby som sa ho naučil a začal navrhovať radič vyrovnávacej pamäte. A tak som sám navrhol radič vyrovnávacej pamäte od začiatku a úspešne som ho otestoval na FPGA. Mám p
Návrh I2C Master vo VHDL: 5 krokov
Dizajn I2C Master vo VHDL: V tomto návode sa diskutuje o návrhu jednoduchého I2C predlohy vo VHDL. UPOZORNENIE: kliknutím na každý obrázok zobrazíte celý obrázok
Návrh SPI Master vo VHDL: 6 krokov
Dizajn SPI Master vo VHDL: V tomto návode sa chystáme navrhnúť SPI Bus Master od začiatku vo VHDL