Ako používať simuláciu Vivado: 6 krokov

2024 Autor: John Day | [email protected]. Naposledy zmenené: 2024-01-30 12:00

Tento simulačný projekt som urobil pre online triedu. Autorom projektu je Verilog. Simuláciu vo Vivado použijeme na vizualizáciu tvaru vlny v parametri enable_sr (aktivácia číslice) z predtým vytvoreného projektu stopiek. Okrem toho použijeme úlohu systému na zobrazenie chýb, ktoré sme urobili pri návrhu.

Krok 1: Pridajte zdroje a zvoľte „Pridať alebo vytvoriť zdroje simulácie

Krok 2: Vytvorte súbor s názvom Enable_sr_tb

Krok 3: Vytvorte súbor Testbench

1. Importujte modul enable_sr z projektu stopiek. To je súbor, ktorý chceme simulovať

2. Vytvorte testovací testovací modul enable_sr_tb ();

3. Zadajte vstupy a výstupy modulu enable_sr (). Nezabudnite, že vstupy pre enable_sr sú teraz v registrovom type, zatiaľ čo výstupy sa stávajú netto.

4. Spustite testovanú jednotku (uut), ktorou je enable_sr

5. Generujte hodiny, ktorých perióda (T) je 20ns

6. Na vytvorenie systému na kontrolu chýb použite podmienené vyhlásenie. V tomto prípade chceme skontrolovať, či je aktívnych viac ako jedna číslica.

Poznámka: V pôvodnom súbore enable_sr () by sme mali inicializovať vzor ako 4’b0011, aby boli na vytvorenie chyby aktívne dve číslice

7. Na zobrazenie chyby použite systémovú úlohu $ display

8. Na dokončenie simulácie v čase 400ns použite systémovú úlohu $ finish

Krok 4: Nastavte Enable_sr_tb ako najvyššiu úroveň v rámci simulácie

Krok 5: Spustite syntézu a simuláciu správania

1. Pred spustením simulácie správania spustite syntézu, aby ste sa presvedčili, že v súbore testbench a jednotke v testovacom súbore nie sú žiadne chyby syntaxe.
2. Spustite simuláciu správania

Krok 6: Vyhodnoťte výsledok simulácie

Uvidíte okná simulácie. Obsahuje rôzne panely.

Na paneli konzoly sa zobrazí chybové hlásenie. Toto ukazuje, že počas simulačného obdobia je aktívnych viac ako jedna číslica.

V rozsahu môžete tiež vidieť priebeh vlny

V prílohe je súbor projektu.