Stopky VHDL: 8 krokov (s obrázkami)

2024 Autor: John Day | [email protected]. Naposledy zmenené: 2024-01-30 12:01

Toto je návod, ako vytvoriť stopky pomocou VHDL a dosky plošných spojov FPGA, ako je doska Basys3 Atrix-7. Stopky dokážu počítať od 00,00 sekundy do 99,99 sekundy. Používa dve tlačidlá, jedno pre tlačidlo štart/stop a druhé pre tlačidlo reset. Čísla sa zobrazujú na sedemsegmentovom displeji dosky pomocou jeho anód a katód. Na to, aby tieto stopky fungovali, sú potrebné tri rôzne súbory.

Krok 1: Hardvér/softvér

• Doska FPGA Basys3 Atrix-7
• Vivado Design Suite od Xilinx
• USB 2.0 A samec na Micro-B samec

Krok 2: Blokový diagram

Celkové stopky majú tri vstupy a dva výstupy. Tri vstupy sú štart/stop, reset a hodiny. Štart/stop a reset sú tlačidlá a hodiny majú hodiny s frekvenciou 100 MHz. Dva výstupy sú anódy a katódy pre sedemsegmentový displej.

Prvý modul (rozdeľovač hodín) má jeden vstup a dva výstupy. Vstupom sú hodiny s frekvenciou 100 MHz a výstupmi sú dva samostatné hodiny, jeden beží na 480 Hz a druhý na 0,5 MHz.

Druhý modul (displej) má päť vstupov a dva výstupy. Vstupmi sú hodiny 100 MHz na doske, dva hodiny z modulu rozdeľovača hodín a tlačidlá štart/stop a reset. Výstupom sú anódy a katódy.

Posledný modul (modelovaný celým blokovým diagramom) má tri vstupy a dva výstupy. Toto je súbor, ktorý spája všetko. Vstupy sú 100 MHz na doske a tlačidlá štart/stop a reset. Výstupmi sú anódy a katódy, ktoré ovládajú sedemsegmentový displej. Všetky vstupy a výstupy sú fyzicky na doske konečného modulu.

Krok 3: Stavový diagram

Na obrázku vyššie je znázornený stavový diagram fungovania stopiek. Stlačenie resetovacieho tlačidla nemá vplyv na stav stopiek. Ďalší stav je určený tlačidlom štart/stop. Štart/stop je pri stlačení „HIGH“, ale nie pri stlačenom tlačidle, a „LOW“, keď sa tlačidlo odrazilo späť alebo bolo pridržané po tom, čo bolo na chvíľu „HIGH“.

Ak stopky počítajú a tlačidlo štart/stop prejde na „VYSOKÉ“, počítanie sa zastaví. Ak sa stopky zastavia a tlačidlo štart/stop prejde na „VYSOKÉ“, začne počítanie znova. Pokiaľ je v oboch stavoch tlačidlo štart/stop „NÍZKE“, potom zostane v stave, v ktorom sa práve nachádza.

Krok 4: Modul oddeľovača hodín

Modul deliča hodín má jeden vstup, hodiny na doske 100 MHz a dva výstupy, hodiny 480 Hz a 0,5 MHz. Hodiny 480 Hz sa používajú na udržanie všetkých LED diód na sedemsegmentovom displeji súčasne „zapnutých“rýchlym prepínaním medzi štyrmi. Hodiny 0,5 MHz sa používajú na to, aby stopky skutočne počítali o centi-sekundy.

Krok 5: Zobrazovací modul

Tento zobrazovací modul má päť vstupov, hodiny na doske 100 MHz, dva hodiny z hodinového modulu a tlačidlá štart/stop a reset a dva výstupy, anódy a katódy. Tento modul má tiež „logiku“, ako stopky počítajú, a obsahuje automat konečného stavu.

Krok 6: Väzobný modul

Tento posledný modul spája ostatné dva moduly. Má tri vstupy, hodiny na doske 100 MHz a tlačidlá štart/stop a reset a dva výstupy, anódy a katódy. Hodiny 100 MHz prechádzajú na modul rozdeľovača hodín a modul displeja a tlačidlá štart/stop a reset smerujú k modulu displeja. Výstupy modulu rozdeľovača hodín (480 Hz a 0,5 MHz) smerujú k dvom hodinovým vstupom zobrazovacieho modulu. Výstupy zobrazovacieho modulu (anódy a katódy) idú na výstupy konečného modulu.

Krok 7: Obmedzenia

Dva vstupy môžu byť akékoľvek tlačidlá na doske FPGA Basys3 Atrix-7 FPGA a výstupmi budú štyri anódy a osem katód (pretože chcete tiež desatinnú čiarku medzi sekundami a milisekundami) pre sedemsegmentový displej.

Krok 8: Hotovo

Nahrajte program na svoju dosku Basys3 Atrix-7 FPGA a stopky spustíte stlačením tlačidla štart/stop!